結合封裝高端及低端晶片之半導體元件及其製造方法

专利摘要:
本發明揭露一種結合封裝高端及低端晶片之半導體元件及其製造方法，該半導體元件中低端及高端晶片分別黏貼在導電的引線框架的兩邊，使低端晶片的底部汲極電性連接載片基座的頂面，高端晶片的頂部源極藉由對應的焊球，電性連接在載片基座的底面。本發明中由於低端晶片、引線框架的載片基座、高端晶片是立體配置的，能夠減小整個半導體元件的尺寸。將三者塑封之後，該高端晶片背面覆蓋的金屬層或導電金屬貼片，暴露設置在該半導體元件背面的封裝體之外，有效改善半導體元件的散熱性能。
公开号:TW201318144A
申请号:TW100139437
申请日:2011-10-28
公开日:2013-05-01
发明作者:yu-ping Gong；Yanxun Xue；Liang Zhao
申请人:Alpha & Omega Semiconductor Cayman Ltd；
IPC主号:H01L24-00

专利说明:
結合封裝高端及低端晶片之半導體元件及其製造方法
本發明有關於一種半導體元件之封裝結構及製造方法，特別有關於一種結合封裝高端及低端晶片之半導體元件及其製造方法。
在功率電晶體的應用中，半導體元件的尺寸及散熱是兩個重要的參數。通常藉由暴露電晶體的閘極及汲極來改善半導體元件的散熱性能，但是實現過程往往比較複雜。
在一些開關電路，例如同步降壓變流器、半橋式變流器及逆變器中，需要兩個功率MOSFET以互補方式切換。如第1圖所示的開關電路中，包含連接在電壓源3上的兩個串聯的MOSFET，通常分別稱這兩個MOSFET為高端及低端的MOSFET晶片（簡稱為高端晶片1及低端晶片2）。其中，高端晶片1的源極，經由複數個寄生電感LDHS、LSHS、LDLS、LSLS，連接至低端晶片2的汲極。
對於這些半導體元件來說，如果可以同時封裝高端晶片及低端晶片，在封裝體內部以引線連接這兩個晶片，就能夠減小引線電感。實際操作時，一般將高端晶片及低端晶片並排配置在引線框架的同一邊，但是這樣的平面配置使得整個半導體元件的尺寸會比較大。
本發明的目的是提供一種結合封裝高端及低端晶片之半導體元件及其製造方法，藉由將高端晶片及低端晶片分別連接在引線框架的兩邊，使三者堆疊起來以減小整個半導體元件的尺寸。以及，可以將晶片背面直接暴露或經由散熱片暴露在封裝體之外，來改善散熱性能。
為了達到上述目的，本發明的一個技術手段是提供一種結合封裝高端及低端晶片之半導體元件，其包含：
導電的引線框架，其設置有載片基座；
高端晶片及低端晶片，其各自設置有頂部源極、頂部閘極及底部汲極，其中該高端晶片的頂部源極上植設有複數個導電的源極焊球，頂部閘極上植設有複數個導電的閘極焊球；
該低端晶片的背面固定連接至引線框架的正面，並且使該低端晶片的底部汲極電性連接在載片基座的頂面，該高端晶片的正面固定連接至引線框架的背面，並且使該高端晶片的頂部源極藉由該複數個源極焊球電性連接至載片基座的底面；以及
該半導體元件更包含封裝體，將依次堆疊配置的低端晶片、引線框架的載片基座、高端晶片塑封在該封裝體中，而使該高端晶片的背面暴露在該半導體元件背面的封裝體之外來進行散熱。
該引線框架更包含與該載片基座分隔開且無電性連接的第一引腳、第二引腳、第三引腳及與該載片基座電性連接的第四引腳。
該低端晶片的底部汲極與該高端晶片的頂部源極，分別連接在載片基座的兩面，從而一起藉由該第四引腳與外部半導體元件進行電性連接。
該高端晶片的頂部閘極藉由複數個閘極焊球，電性連接至該第三引腳。
在該高端晶片的背面覆蓋有一散熱件，半導體元件封裝後，該散熱件暴露在半導體元件背面的封裝體之外，該高端晶片的底部汲極藉由該暴露的散熱件與外部元件電性連接。
該散熱件是在該高端晶片背面，藉由蒸發濺射形成的具有一定厚度的金屬層。或者，該散熱件是在該高端晶片背面黏貼的一導電的金屬貼片。
該低端晶片的頂部源極，藉由設置的一金屬連接片，電性連接至該第一引腳，該低端晶片的頂部閘極，藉由設置的另一金屬連接片，電性連接至該第二引腳。
該金屬連接片與該低端晶片之間，該金屬連接片與該第一引腳及第二引腳之間，分別設置有使其對應黏貼並電性連接的高溫合金。
在該低端晶片與該引線框架的載片基座之間，設置有使兩者相互黏貼並電性連接的高溫合金。
該高端晶片的頂部源極、頂部閘極上，對應植設的複數個焊球分別是由低溫合金製成。
本發明的另一個技術手段是提供一種結合封裝高端及低端晶片之半導體元件之製作方法，其包含以下步驟：
步驟1、由導電材料製作一條引線框架，對應各半導體元件，在該引線框架上設置有載片基座；
步驟2、在一低端半導體晶圓的正面，對應製作複數個低端晶片的頂部源極及頂部閘極，在該晶圓的背面，對應製作該複數個低端晶片的底部汲極，將晶圓切割分離，形成該複數個低端晶片；
步驟3、在一高端半導體晶圓的正面，對應製作複數個高端晶片的頂部源極及頂部閘極，在該晶圓的背面，對應製作該複數個底端晶片的底部汲極，在高端晶片的頂部源極及頂部閘極上藉由植球，對應形成有複數個導電的源極焊球及閘極焊球，之後將晶圓切割分離，形成複數個該高端晶片；
步驟4、低端晶片正面朝上，將低端晶片的背面黏貼在引線框架的正面，使其底部汲極電性連接在載片基座的頂面上；
步驟5、翻轉該引線框架使其背面朝上，使該高端晶片的正面朝下，將高端晶片的正面黏貼到引線框架的背面，使其頂部源極藉由複數個源極焊球，電性連接在載片基座朝上的底面，從而與該低端晶片的底部汲極電性連接；
步驟6、藉由模壓方式，將依次堆疊的低端晶片、引線框架的載片基座、高端晶片全部塑封在封裝體內，而使該高端晶片的背面暴露在該半導體元件背面的封裝體之外，實現其底部汲極與外部元件的電性連接並進行散熱；以及
步驟7、藉由剪切成型的方式，將引線框架上的各個半導體元件分離。
步驟3中，藉由汲極金屬化製程，在高端晶片的背面蒸發濺射形成具有一定厚度的金屬層，或者在該高端晶片的背面黏貼有一導電的金屬貼片；
在經過步驟6該半導體元件封裝之後，該金屬層或金屬貼片，暴露在半導體元件背面的封裝體之外來進行散熱。
步驟1中，對應各半導體元件，在該引線框架上更設置了與該載片基座分隔開且無電性連接的第一引腳、第二引腳、第三引腳及與載片基座電性連接的第四引腳。
步驟4中，該低端晶片的頂部源極及頂部閘極，分別藉由金屬連接片電性連接至引線框架的該第一引腳及第二引腳上。
步驟5中，該高端晶片的頂部閘極藉由該複數個閘極焊球，電性連接在引線框架的第三引腳上。
步驟5之後，該低端晶片的底部汲極與該高端晶片的頂部源極，分別連接在載片基座的兩面，從而一起藉由該第四引腳與外部元件進行電性連接。
步驟4中，使用高溫合金，作為該低端晶片與載片基座之間，該金屬連接片與低端晶片之間，該金屬連接片與該第一引腳及第二引腳之間電性連接的黏接材料。
步驟3中，該高端晶片的頂部源極及頂部閘極上對應植設的複數個焊球，是分別由低溫合金製成的。
本發明該結合封裝高端及低端晶片之半導體元件中，低端晶片及高端晶片分別位於引線框架的上下兩邊，三者形成了立體堆疊的結構，相比先前技術中將低端及高端晶片並排貼附在引線框架同一邊的結構，本發明有效減小了整個半導體元件的尺寸。另外，本發明將高端晶片底部汲極上覆蓋的金屬層或導電的金屬貼片作為散熱片，暴露設置在封裝後的半導體元件背面之外，能夠有效改善半導體元件的散熱性能。
以下結合圖式說明本發明的具體實施方式。
配合參見第2圖至第11圖所示，本發明提供一種結合封裝高端及低端晶片之半導體元件及其製造方法，第11圖是該半導體元件整體結構之側剖視圖。該半導體元件中包含一引線框架100，以及分別連接在該引線框架100上下兩邊的低端晶片200及高端晶片300。該低端晶片200及高端晶片300中，閘極及源極分別位於晶片的頂部，汲極位於晶片的底部。
如第2圖所示，該引線框架100上包含一載片基座110，以及在該載片基座110周邊設置的複數個引腳，該些引腳與載片基座110處在同一平面內。其中，第一引腳121、第二引腳122、第三引腳123及與該載片基座110相互分隔且沒有電性連接，將分別作為低端源極引腳、低端閘極引腳及高端閘極引腳，第四引腳124與該載片基座110連接為一體或是由載片基座110延伸形成，將同時作為高端汲極引腳及低端源極引腳。
配合參見第3圖、第6圖、第11圖所示，將低端晶片200背面黏貼到引線框架100上，使其底部汲極電性連接在載片基座110的頂面上。設置兩個金屬連接片230（例如銅片），使其中一金屬連接片230的兩端分別黏貼在低端晶片200的頂部源極211與引線框架100的第一引腳121上，另一金屬連接片230的兩端分別黏貼在低端晶片200的頂部閘極212與引線框架100的第二引腳122上，也可以使用連接帶、連接引線或其他導電的連接體來替代該金屬連接片230，以實現該低端晶片200的源極211、閘極212與引線框架100上對應引腳的電性連接。在一個較佳實施例中，低端晶片200的頂部源極211用一金屬連接片230電性連接到引線框架100的第一引腳121上，低端晶片200的頂部閘極212用一連接引線電性連接到引線框架100的第二引腳122上。在進行上述晶片與引線框架100，金屬連接片230與晶片或引腳之間的電性連接時，都可以使用高溫合金220作為黏接的材料。
配合參見第4圖、第5圖、第6圖及第11圖所示，該高端晶片300頂部的閘極及源極上藉由植球，對應形成了複數個源極焊球311及閘極焊球312，該些焊球分別由低溫合金製成。藉由蒸發濺射Ti、Ni或Ag（鈦、鎳或銀），在高端晶片300的背面形成有一定厚度的金屬層320，或者，將一導電的金屬貼片320’黏貼在高端晶片300的背面。將該高端晶片300正面黏貼在引線框架100的背面，使對應高端晶片300源極設置的複數個源極焊球311，電性連接至載片基座110的底面，而使對應高端晶片300閘極設置的閘極焊球312，電性連接至該第三引腳123。根據上述可知，高端晶片300的源極與低端晶片200的汲極，電性連接在載片基座110的兩面，因此將一起藉由第四引腳124與外部元件連通。
配合參見第6圖至第11圖所示，藉由模壓方式，將至上而下堆疊的低端晶片200、引線框架100的載片基座110、高端晶片300全部塑封在封裝體400內，三者立體配置能夠減小整個半導體元件的尺寸。此時，該第一引腳121至第四引腳124，各自暴露在封裝體400之外的部分經過彎折，使引腳端部與該半導體元件的背面處在同一水平面上。另外，該高端晶片300背面的金屬層320或金屬貼片320’，不僅對底部汲極起保護作用，並且可以在封裝後暴露在半導體元件的背面之外，實現高端晶片300底部汲極與外部元件電性連接的同時，更可以幫助半導體元件散熱。在一個較佳實施例中，連接低端晶片200的頂部源極211及引線框架100的第一引腳121的金屬連接片230有一頂面暴露在封裝體400之外(未顯示) 以進一步幫助半導體元件散熱。
以下介紹製作上述結合封裝高端及低端晶片的半導體元件之方法，具體包含以下步驟：
步驟1、由導電材料製作一條引線框架100；
如第2圖所示，對應各半導體元件，在該引線框架100上的同一個平面設置有載片基座110，與該載片基座110分隔開的第一引腳121、第二引腳122、第三引腳123及與載片基座110相連通的第四引腳124。
步驟2、在一低端半導體晶圓上，對應製作複數個低端晶片200；
使各個低端晶片200的閘極212及源極211分別形成在該晶圓的正面，各個低端晶片200的汲極形成在該晶圓的背面。
將晶圓切割分離，形成複數個該低端晶片200。
步驟3、在一高端半導體晶圓上，對應製作複數個高端晶片300；
如第4圖所示，使各個高端晶片300的閘極及源極分別形成在該晶圓的正面，各個高端晶片300的汲極形成在該晶圓的背面。
高端晶片300頂部的閘極及源極上藉由植球，對應形成了複數個源極焊球311及閘極焊球312，該些焊球分別由低溫合金製成。
高端晶片300的背面藉由金屬化製程，蒸發濺射了Ti、Ni或Ag（鈦、鎳或銀）以形成具有一定厚度的金屬層320；或者，在該高端晶片300的背面黏貼有一導電的金屬貼片320’。
將晶圓切割分離，形成複數個該高端晶片300。
步驟4、將低端晶片200背面黏貼在引線框架100正面上；
如第3圖所示，低端晶片200的正面朝上，使其底部汲極電性連接在載片基座110的頂面上，而其頂部的源極及閘極，分別藉由金屬連接片230（或連接帶或連接引線或類似的導電連接體）電性連接至引線框架100的第一引腳121及第二引腳122上。
可以使用高溫合金220，作為上述低端晶片200與載片基座110，金屬連接片230與低端晶片200，或金屬連接片230與引腳之間電性連接的黏接材料。
步驟5、將高端晶片300的正面黏貼到引線框架100的背面；
如第5圖所示，翻轉該引線框架100使其背面朝上。該高端晶片300的正面朝下，使其頂部的源極藉由複數個源極焊球311，電性連接在載片基座110朝上的底面；使其頂部的閘極藉由閘極焊球312，電性連接在引線框架100的第三引腳123上。
步驟6、藉由模壓方式，將堆疊的低端晶片200、引線框架100的載片基座110、高端晶片300塑封在封裝體400內；
配合參見第6圖至第8圖所示，在封裝後的半導體元件背面，使該高端晶片300背面的金屬層320或金屬貼片320’暴露在封裝體400之外，實現底部汲極與外部元件的電性連接，同時幫助半導體元件散熱。在一個較佳實施例中，連接低端晶片200的頂部源極211及引線框架100的第一引腳121的金屬連接片230有一頂面暴露在封裝體400之外(未顯示) 以進一步幫助半導體元件散熱。
步驟7、藉由剪切成型（Trim/Form）的方式，將引線框架100上的各個半導體元件分離；
配合參見第9圖至第11圖所示，在複數個引腳暴露在封裝體400之外的部分進行切割使各個半導體元件分離。並且，使引腳外露的端部在經過彎折後，與半導體元件的背面處在同一水平面。
至此，完成整個半導體元件的製作。其中, 所實施的步驟可以按不同的次序，比如，步驟1,2及3的次序可以任意改變，步驟4及5的次序也可以任意改變。另外,一個步驟中的幾個動作也可以與另一步驟中的幾個動作互相穿插，比如，步驟4中分別藉由金屬連接片230（或連接帶或連接引線或類似的導電連接體）電性連接至引線框架100的第一引腳121及第二引腳122上的子步驟也可以在步驟5完成後再進行。因此上述方法中所引用的步驟順序, 並不等於要求在時間上嚴格遵守所引用的步驟順序, 而在於對半導體元件的製作過程中不同操作任務的方便分類。綜上所述，本發明該半導體元件中，低端晶片及高端晶片分別位於引線框架的上下兩邊，三者形成了立體堆疊的結構；相比先前技術中將低端及高端晶片並排貼附在引線框架同一邊的結構，本發明有效減小了整個半導體元件的尺寸。另外，本發明將高端晶片底部汲極上覆蓋的金屬層或導電的金屬貼片作為散熱片，暴露設置在封裝後的半導體元件背面之外，能夠有效改善半導體元件的散熱性能。本發明更可以將連接低端晶片的頂部源極及引線框架的金屬連接片的一頂面暴露在半導體元件頂面之外以進一步幫助半導體元件散熱。
儘管本發明的內容已經藉由上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改及替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。
1、300．．．高端晶片
100．．．引線框架
110．．．載片基座
121．．．第一引腳
122．．．第二引腳
123．．．第三引腳
124．．．第四引腳
2、200．．．低端晶片
211．．．源極
212．．．閘極
220．．．高溫合金
230．．．金屬連接片
3．．．電壓源
311．．．源極焊球
312．．．閘極焊球
320．．．金屬層
320’．．．金屬貼片
以及
400．．．封裝體
第1圖係為先前技術中同步降壓變流器的電路模型，其中高端晶片的源極電性連接至低端晶片的汲極；第2圖係為本發明該結合封裝高端及低端晶片之半導體元件中引線框架的結構示意圖；第3圖係為本發明該半導體元件中低端晶片與引線框架連接的示意圖；第4圖係為本發明該半導體元件中高端晶片的結構示意圖；第5圖係為本發明該半導體元件中高端晶片與引線框架連接的示意圖；第6圖係為本發明該半導體元件中低端晶片、高端晶片分別連接在引線框架上下兩面的側視圖；第7圖係為本發明該半導體元件在封裝後的正面結構示意圖；第8圖係為本發明該半導體元件在封裝後的背面結構示意圖；第9圖係為本發明該半導體元件在分離後的正面結構示意圖；第10圖係為本發明該半導體元件在分離後的背面結構示意圖；以及第11圖係為本發明該半導體元件在分離後的側剖視圖。
110．．．載片基座
122．．．第二引腳
123．．．第三引腳
200．．．低端晶片
220．．．高溫合金
230．．．金屬連接片
300．．．高端晶片
311．．．源極焊球
312．．．閘極焊球
320．．．金屬層
以及
320’．．．金屬貼片

权利要求:
Claims (19)
[1] 一種結合封裝高端及低端晶片之半導體元件，其包含：　一導電的引線框架，其設置有一載片基座；以及　一低端晶片及一高端晶片，其各自設置有一頂部源極、一頂部閘極及一底部汲極，其中該高端晶片的該頂部源極上植設有複數個導電的源極焊球，該頂部閘極上植設有複數個導電的閘極焊球；　其中，該低端晶片的背面固定連接至該引線框架的正面，並且使該低端晶片的該底部汲極電性連接在該載片基座的頂面，該高端晶片的正面固定連接至該引線框架的背面，並且使該高端晶片的該頂部源極藉由該複數個源極焊球電性連接至該載片基座的底面；　其中，該半導體元件更包含一封裝體，將依次堆疊配置的該低端晶片、該引線框架的該載片基座、及該高端晶片塑封在該封裝體中，而使該高端晶片的背面暴露在該半導體元件背面的該封裝體之外來進行散熱。
[2] 如申請專利範圍第1項所述之結合封裝高端及低端晶片之半導體元件，其中該引線框架更包含與該載片基座分隔開且無電性連接的一第一引腳、一第二引腳、一第三引腳，以及與該載片基座電性連接的一第四引腳。
[3] 如申請專利範圍第2項所述之結合封裝高端及低端晶片之半導體元件，其中該低端晶片的該底部汲極與該高端晶片的該頂部源極，分別連接在該載片基座的兩面，從而一起藉由該第四引腳與一外部元件進行電性連接。
[4] 如申請專利範圍第2項所述之結合封裝高端及低端晶片之半導體元件，其中該高端晶片的該頂部閘極藉由該複數個閘極焊球，電性連接至該第三引腳。
[5] 如申請專利範圍第1項所述之結合封裝高端及低端晶片之半導體元件，其中在該高端晶片的背面覆蓋有一散熱件，該半導體元件封裝後，該散熱件暴露在該半導體元件背面的該封裝體之外，以及該高端晶片的該底部汲極藉由該暴露的該散熱件與一外部元件電性連接。
[6] 如申請專利範圍第5項所述之結合封裝高端及低端晶片之半導體元件，其中該散熱件是在該高端晶片背面，藉由蒸發濺射形成的具有一定厚度的一金屬層。
[7] 如申請專利範圍第5項所述之結合封裝高端及低端晶片之半導體元件，其中該散熱件是在該高端晶片背面黏貼的一導電的金屬貼片。
[8] 如申請專利範圍第2項所述之結合封裝高端及低端晶片之半導體元件，其中該低端晶片的該頂部源極，藉由設置的一金屬連接片，電性連接至該第一引腳，該低端晶片的該頂部閘極，藉由設置的另一金屬連接片，電性連接至該第二引腳。
[9] 如申請專利範圍第8項所述之結合封裝高端及低端晶片之半導體元件，其中該金屬連接片與該低端晶片之間，該金屬連接片與該第一引腳及該第二引腳之間，分別設置有使其對應黏貼並電性連接的一高溫合金。
[10] 如申請專利範圍第1項所述之結合封裝高端及低端晶片之半導體元件，其中在該低端晶片與該引線框架的該載片基座之間，設置有使兩者相互黏貼並電性連接的一高溫合金。
[11] 如申請專利範圍第1項所述之結合封裝高端及低端晶片之半導體元件，其中該高端晶片的該頂部源極及該頂部閘極上，對應植設的複數個焊球分別是由低溫合金製成。
[12] 一種結合封裝高端及低端晶片之半導體元件之製作方法，其包含以下步驟：　步驟1、由導電材料製作一條引線框架，以及對應各該半導體元件，在該引線框架上設置有一載片基座；　步驟2、在一低端半導體晶圓的正面，對應製作複數個低端晶片的一頂部源極及一頂部閘極，在該低端半導體晶圓的背面，對應製作該複數個低端晶片的一底部汲極，將該低端半導體晶圓切割分離，形成該複數個低端晶片；　步驟3、在一高端半導體晶圓的正面，對應製作複數個高端晶片的該頂部源極及該頂部閘極，在該高端半導體晶圓的背面，對應製作該複數個高端晶片的該底部汲極，在該高端晶片的該頂部源極及該頂部閘極上藉由植球，對應形成有複數個導電的源極焊球及閘極焊球，以及之後將該高端半導體晶圓切割分離，形成該複數個高端晶片；　步驟4、該低端晶片正面朝上，將該低端晶片的背面黏貼在該引線框架的正面，使其該底部汲極電性連接在該載片基座的頂面上；　步驟5、翻轉該引線框架使其背面朝上，使該高端晶片的正面朝下，將該高端晶片的正面黏貼到該引線框架的背面，使其該頂部源極藉由該複數個源極焊球，電性連接在該載片基座朝上的底面，從而與該低端晶片的該底部汲極電性連接；　步驟6、藉由模壓方式，將依次堆疊的該低端晶片、該引線框架的該載片基座及該高端晶片全部塑封在一封裝體內，而使該高端晶片的背面暴露在該半導體元件背面的該封裝體之外，實現其該底部汲極與一外部元件的電性連接並進行散熱；以及　步驟7、藉由剪切成型的方式，將該引線框架上的各該半導體元件分離。
[13] 如申請專利範圍第12項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟3中，藉由汲極金屬化製程，在該高端晶片的背面蒸發濺射形成具有一定厚度的一金屬層，或者在該高端晶片的背面黏貼有一導電的金屬貼片；以及在經過步驟6該半導體元件封裝之後，該金屬層或該金屬貼片，暴露在該半導體元件背面的該封裝體之外來進行散熱。
[14] 如申請專利範圍第12項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟1中，對應各該半導體元件，在該引線框架上更設置了與該載片基座分隔開且無電性連接的一第一引腳、一第二引腳、一第三引腳及與該載片基座電性連接的一第四引腳。
[15] 如申請專利範圍第14項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟4中，該低端晶片的該頂部源極及該頂部閘極，分別藉由一金屬連接片電性連接至該引線框架的該第一引腳及該第二引腳上。
[16] 如申請專利範圍第14項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟5中，該高端晶片的該頂部閘極藉由該複數個閘極焊球，電性連接在該引線框架的該第三引腳上。
[17] 如申請專利範圍第14項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟5之後，該低端晶片的該底部汲極與該高端晶片的該頂部源極，分別連接在該載片基座的兩面，從而一起藉由該第四引腳與該外部元件進行電性連接。
[18] 如申請專利範圍第15項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟4中，使用一高溫合金，作為該低端晶片與該載片基座之間，該金屬連接片與該低端晶片之間，該金屬連接片與該第一引腳及該第二引腳之間電性連接的黏接材料。
[19] 如申請專利範圍第12項所述之結合封裝高端及低端晶片之半導體元件之製作方法，其中步驟3中，該高端晶片的該頂部源極及該頂部閘極上對應植設的複數個焊球，是分別由低溫合金製成的。

类似技术:

---

公开号 | 公开日 | 专利标题

---

US10546840B2|2020-01-28|Method for fabricating stack die package

---

US8519520B2|2013-08-27|Semiconductor package of small footprint with a stack of lead frame die paddle sandwich between high-side and low-side MOSFETs and manufacturing method

---

US7291869B2|2007-11-06|Electronic module with stacked semiconductors

---

US9824949B2|2017-11-21|Packaging solutions for devices and systems comprising lateral GaN power transistors

---

US7955954B2|2011-06-07|Method of making semiconductor devices employing first and second carriers

---

TWI453838B|2014-09-21|具有散熱器之無引線封裝

---

US9966330B2|2018-05-08|Stack die package

---

US9373567B2|2016-06-21|Lead frame, manufacture method and package structure thereof

---

US20070259514A1|2007-11-08|Interconnection Structure, Electronic Component and Method of Manufacturing the Same

---

TW200913201A|2009-03-16|Dual side cooling integrated power device package and module and methods of manufacture

---

JP6053752B2|2016-12-27|カスタマイズされた占有面積を有する極薄パワートランジスタ及び同期バックコンバータ

---

TW201240031A|2012-10-01|Microelectronic packages with enhanced heat dissipation and methods of manufacturing

---

KR20170086828A|2017-07-27|메탈범프를 이용한 클립 본딩 반도체 칩 패키지

---

TW200807654A|2008-02-01|Method of making thermally enhanced substrate-based array package

---

JP5924110B2|2016-05-25|半導体装置、半導体装置モジュールおよび半導体装置の製造方法

---

CN107680946B|2020-04-10|一种多芯片叠层的封装结构及其封装方法

---

TWI462261B|2014-11-21|結合封裝高端及低端晶片之半導體元件及其製造方法

---

US8841167B1|2014-09-23|Manufacturing method of a semiconductor package of small footprint with a stack of lead frame die paddle sandwiched between high-side and low-side MOSFET

---

TWI427717B|2014-02-21|一種倒裝晶片的封裝方法

---

TWI283048B|2007-06-21|New package system for discrete devices

---

US10504823B2|2019-12-10|Power semiconductor device with small contact footprint and the preparation method

---

JP6245485B2|2017-12-13|スタックダイパッケージを製造する方法

---

US20170317016A1|2017-11-02|Package with vertical interconnect between carrier and clip

---

KR100626749B1|2006-09-25|전력 반도체 모듈 접합 구조

---

TWI538155B|2016-06-11|多晶片疊層之封裝結構及其封裝方法

同族专利:

---

公开号 | 公开日

---

TWI462261B|2014-11-21|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

CN104821304A|2014-01-31|2015-08-05|株式会社东芝|半导体装置以及其制造方法|

---

US20150262917A1|2014-03-12|2015-09-17|Kabushiki Kaisha Toshiba|Semiconductor device and method of manufacturing the same|US8354740B2|2008-12-01|2013-01-15|Alpha & Omega Semiconductor, Inc.|Top-side cooled semiconductor package with stacked interconnection plates and method|

---

JP4947667B2|2009-11-20|2012-06-06|株式会社日本製鋼所|結晶半導体膜の製造方法|

---

US8581376B2|2010-03-18|2013-11-12|Alpha & Omega Semiconductor Incorporated|Stacked dual chip package and method of fabrication|

---

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

TW100139437A|TWI462261B|2011-10-28|2011-10-28|結合封裝高端及低端晶片之半導體元件及其製造方法|TW100139437A| TWI462261B|2011-10-28|2011-10-28|結合封裝高端及低端晶片之半導體元件及其製造方法|